半导体巨头台积电宣布，其超大版本 CoWoS 封装技术认证工作正在按计划进行。
创新突破：
- 支持多达 9 个光罩尺寸的中介层集成，采用 12 个 HBM4 内存堆栈。
- 专为满足最苛刻的性能需求而设计。
技术挑战：
- 即便 5.5 个光罩尺寸的配置也需要 100 x 100 毫米的基板面积，接近 OAM 2.0 标准上限。
- 9 个光罩尺寸的基板尺寸将超过 120 x 120 毫米，对现有技术框架提出挑战。
影响和要求：
- 大规模基板尺寸改变了系统设计的布局。
- 数据中心支持系统需要更高的电源管理和散热效率。
台积电愿景：
台积电希望公司利用其先进封装方法和 SoIC 技术垂直堆叠逻辑芯片，以进一步提升晶体管数量和性能。在 9 个光罩尺寸的 CoWoS 封装技术的支持下，客户预计将把 1.6nm 芯片放置在 2nm 芯片之上。