为了顺利用上极紫外光刻（EUV）技术来生产芯片，半导体行业耗费了十多年时间才走到今天这一步。不过从荷兰阿斯麦（ASML）最近更新的 2024-2025 路线图来看，抵达具有高数值孔径的下一阶段，所需时间将要少得多。据悉，当前市面上最先进的芯片，已经用上了 5 / 4 nm 的制造工艺。
（via AnandTech）
借助 ASML Twinscan NXE:3400C 或类似的系统，结合具有 0.33 数值孔径（NA）的光学旗舰，机器能够提供 13 nm 的精度。
对于单模方法的 7 / 6 nm（间距 36~38 nm）和 5nm（间距 30~32 nm）的工艺节点来说，这样的精度已经足够。
对随着半导体行业向 5 nm 以下（间距30 nm）转进，未来几年可能就需要用到双光刻曝光了。
而在后 3nm 节点，ASML 及其合作伙伴正在开发一套全新的 EVU 工具 —— 它就是具有 0.55 高 NA 镜头、能够实现 8 nm 精度、有望消除在更先进制程节点上使用多重曝光的 Twinscan EXE:5000 系列。
新款高 NA 扫描仪仍在开发之中，预计其结构将异常复杂、庞大、且昂贵 —— 每台成本将超过 4 亿美元。
除了新的光学器件，高数值孔径还需要用到新的光源、甚至需要新建晶圆工厂大楼以容纳更大的机器 ——这些无疑都要追加大量的投资。
即便如此，在权衡半导体器件的性能、功率、面积和成本（PPAc）之后，领先的逻辑芯片和存储设备制造商还是更愿意接纳新技术。
这意味着高 NA EVU 扫描仪对后 3 nm 时代至关重要，且各厂商对高 NA 工具的需求也将异常旺盛。
几周前，ASML 透露其高数值孔径 Twinscan EXE:5200 系统（EUV 0.55 NA）在 2022 年 1 季度收到了来自逻辑和 DRAM 客户的多份订单。
此外路透社上周报道称，该公司在五月份澄清将于 2024 年交付试点用的高 NA 扫描仪订单，并将从 2025 年开始交付具有更高生产力的后续型号（超 5 份订单）。
有趣的是，早在 2020 - 2021 年，ASML 就表示已收到来自三大客户的 High-NA 购买意向（无疑是英特尔、三星、台积电），且总计达到了 12 套。
至于 ASML 已开始着手打造的首套 High-NA 系统，其将于 2023 年完工，以供 Imec 和 ASML 客户开展相关研发工作。
ASML 首席执行官 Peter Wennink 表示：“我们正在高 NA EUV 方面取得良好的进展，目前已开始在位于 Veldhoven 的新洁净室中集成首套高 NA 系统”。
ASML 在今年 1 季度收到了多个 EXE:5200 系统订单，且 4 月份收到了额外的 EXE:5200 系统订单。
通过这些预定，ASML 收到了来自三家逻辑芯片和两家存储制造商客户的高 NA 系统订单。
作为 ASML 的下一代高 NA 系统，EXE:5200 将大力推动下一代的光刻性能和生产力的提升。
据悉，ASML 的 Twinscan EXE:5200 系统较常规的 Twinscan NXE:3400C 机器要复杂得多，因而原厂的工具构建工作也需要耗费更长的时间。
该公司希望在未来中期能够交付多达 20 台 High-NA 系统，这可能意味着其客户将不得不奋力争抢这些机器的优先使用权。
Wennink 补充道：“我们还在与供应链合作伙伴展开讨论，以确保在中期达成约 20 套 EUV 0.55 NA 系统的产能”。
截至目前，唯一确认使用 ASML 的 High-NA 工具的，还只有英特尔的 18A 工艺节点。后者曾披露在 2025 年转入量产，大致可以赶上 ASML 开始交付其生产的 High-NA EUV 系统的时间。
不过近日，英特尔又将 18A 的上手时间推迟到了 2024 下半年，并表示可借助 ASML 的 Twinscan NXE:3600D 或 NXE:3800E 系统实现 18A 制造（大概率是利用多重曝光来实现）。
显然，英特尔希望加速推进其 18A 工艺节点的推出，以从台积电手中夺回制程技术的领先地位。
然而对于商用芯片来说，多重曝光也意味着更长的产品周期、更低的产率、更高的风险、以及潜在的更低产能（即使仍有提升的空间）。
最后，包括三星、SK 海力士和美光等业内领先的半导体制造商，也将不可避免地采用 High-NA EUV 来量产芯片，问题是它们尚未给出确切的时间表。