SK 海力士刚刚宣布了 HBM3 DRAM 存储器的最新开发进展，可知新一代内存标准不仅带来了更高的带宽，还可通过垂直堆叠来增加容量。从去年 7 月量产 HBM2E 内存开始，该公司就已经在着手 HBM3 新品的研发。随着今日的公告，我们得知 SK 海力士将带来两款衍生型号。
除了基于 8-Hi 堆栈的 16GB SKU，SK 海力士还计划推出由 2GB DRAM 组成 12-Hi 堆栈的 24GB SKU，此外该公司提到其已将 DRAM 芯片的层高缩减至 30 μm 。
负责 DRAM 开发的执行副总裁 Seon-yong Cha 表示：
自推出全球首款 HBM DRAM 以来，SK 海力士在引领 HBM2E 市场之后，又成功开发了业内首款 HBM3 DRAM 。
我们将继续努力巩固自身在高端内存市场的领导地位，并通过提供符合 ESG 管理标准的产品，来帮助提升客户们的价值。
性能方面，SK 海力士预计其 HBM3 DRAM 的每个堆栈可提供 819 GB/s 的带宽，较 460 GB/s 的上一代 HBM2E DRAM 提升了 78% 。
以英伟达 A100 加速卡为例，若在其 GPU 基板上整合 6 个 HBM2E DRAM 堆栈，总带宽可冲击 5 TB/s 。然而当前的产品，仅受限于 2.0 TB/s 。
此外如果使用 24GB 的 HBM3 DRAM 芯片，其理论总容量可达到 144 GB 。即使考虑到 5 / 6 的良率，也还有 120GB 可用。
WCCFTech 推测，英伟达 Ampere 和 AMD CDNA 2 的继任者（Ampere Next 与 CDNA 3），有望率先采用 HBM3 内存。
那样来年的高性能数据中心和机器学习平台，将极大地受益于此。早些时候，Synopsys 还宣布其正在增加具有 HBM3 IP 和验证解决方案的多芯片架构设计。